

ICHI会 2024年4月イベント「オープンソースPDK団体」勉強会

# オープンソースEDAを活用した LSI開発環境の開拓

日置雅和、堀洋平、片下敏宏、更田裕司、秋田一平

先端半導体研究センター  
集積回路設計研究チーム

## 自己紹介


- 2003年3月 東北大学大学院工学研究科電子工学専攻修了 舩岡富士雄先生（フラッシュメモリの発明者@東芝）  
SGT（GAA）型フラッシュメモリセルの設計と形状効果の研究、博士（工学）
- 2003年4月 産総研入所  
電力再構成可能FPGAであるFlex Power FPGAのアーキテクチャ設計、回路設計、チップ評価
- 2012-2013年 経産省 情報通信機器課（現情報産業課） 出向
- 2013-2018年 産総研に戻る  
SOTB版Flex Power FPGA設計・評価、超伝導量子ビット設計環境整備・簡易PDK作成・設計
- 2018-2023年 AIチップデザインオープンイノベーションラボラトリ（AIDL） チーム長  
デバイス技術研究部門先端集積回路研究グループ グループ長  
AIチップ設計拠点（AIDC）の窓口・庶務担当
- 2023年～現在 先端半導体研究センター（SFRC）  
集積回路設計研究チーム チーム長

SGT: Surrounding Gate Transistor  
GAA: Gate All Around  
SOTB: Silicon On Thin Buried oxide

## LSI開発のエコシステム

- ✓ 現在のLSI開発：既存エコシステムの束縛 ⇒ **新規参入者にとって高い参入障壁**
  - 高価な**EDAツール**（設計ソフトウェア）
  - 高価な**IP**（設計資産：インターフェース、メモリ等）
  - 入手に手間のかかる**PDK**（Process Design Kit：デザイン情報）


⇒ **ハードウェアイノベーションのバリアを下げるための施策@USA**



# ERI: Electronics Resurgence Initiative, 2017



## Lowering barriers to hardware innovation



MOSIS

NVIDIA
Qualcomm

Broadcom
Xilinx

Fabless companies

***New procedures for physical design and verification will lower the design barrier, enabling rapid specialization***

**Intelligent Design of Electronic Assets (IDEA)**

- No human in the loop" 24-hour layout generation for mixed signal integrated circuits, systems-in-package, and printed circuit boards. Machine generated layout of electrical circuits and systems

**Posh Open Source Hardware (POSH)**

- An open source System on Chip (SoC) design and verification eco-system that enables cost effective design of ultra-complex SoCs.

The 1980's DARPA MOSIS effort removed fab cost and fab access barriers and launched the fabless industry. The ERI Design effort will address today's design complexity and cost barriers, creating the environment needed for the next wave of US semiconductor innovation.



# IDEAプログラム：OpenROADプロジェクト（2018～2023）


## OPENROAD: NO HUMANS, 24 HOURS

- FOCUS: ULTIMATE ease of use and runtime
- Directly attack the crises of design and innovation
  - **Schedule** barrier: RTL-to-GDS in 24 hours
  - **Expertise** barrier: No-human-in-the-loop, tapeout GDS
  - **Cost** barrier: Open source (and runs in 24 hours)
- Unleash system innovation and design innovation
- Enable tool customization to system, application needs

Distribution Statement A – Approved for Public Release, Distribution Unlimited

6

## OPENROAD V1.0 IN ACTION




Distribution Statement A – Approved for Public Release, Distribution Unlimited

9


- PL: Prof. ANDREW B. KAHNG@UCSD
- DARPA ERI(Electronic Resurgence Initiative) Summit 2018
  - 24-hours, Non-Human-In-Loop layout design for SOC, Package and PCB with no Power-Performance-Area (PPA) loss, [Tapeout-capable tools in source code form -> Open Source](#)
- Funded by DARPA 2019-2023, Now supported by Precision Innovations
- Used in research and commercial apps.
  - OpenROAD-flow-scripts(OpenROAD)
  - OpenLane(Efabless)
  - Silicon Compiler (ZeroASIC)
  - Hammer (UCB)
  - OpenFASoC (IEDA-FASoC)
- PDK Support
  - Open Source: GF180nm, SKY130nm, FreePDK45nm, ASAP7nm
  - Proprietary: GF55nm, GF12nm, Intel22nm, Intel16nm, TSMC65nm

# OpenLaneプロジェクト (2020~)



- 学会発表：A 130nm OpenROAD-based Tapeout-Proven Flow (ICCAD 2020)@efabless
- OpenLane = OpenROAD + Yosys, Magic, Netgen, CVC, Klayout and custom scripts
- PDK Support
  - Open Source: SKY130nm, GF180nm

# 個々のツールの開発の歴史は古い ICARUS Verilogシミュレータ (1998年～)



← ↻ 🔒 <https://github.com/steveicarus/iverilog>

vpi_modules.cc	Fix memory leak and add vpi_release_handle()	6 months ago
vpi_user.h	Fix memory leak and add vpi_release_handle()	6 months ago

📖 README 📄 GPL-2.0 license ☰

## The ICARUS Verilog Compilation System

Copyright 2000-2019 Stephen Williams

▶

### Table of Contents

### What is ICARUS Verilog?

Icarus Verilog is intended to compile ALL of the Verilog HDL, as described in the IEEE-1364 standard. Of course, it's not quite there yet. It does currently handle a mix of structural and behavioural constructs. For a view of the current state of Icarus Verilog, see its home page at <https://steveicarus.github.io/iverilog/>.

Icarus Verilog is not aimed at being a simulator in the traditional sense, but a compiler that generates code employed by back-end tools.

For instructions on how to run Icarus Verilog, see the `iverilog` man page.

### Building/Installing Icarus Verilog from Source

If you are starting from the source, the build process is designed to be as simple as practical. Someone basically familiar with the target system and C/C++ compilation should be able to build the source distribution with little effort. Some actual programming skills are not required, but helpful in case of problems.

If you are building on Windows, see the `mingw.txt` file.

### Compile Time Prerequisites

You can use:

```
apt install -y autoconf gperf make gcc g++ bison flex
```

<https://github.com/steveicarus/iverilog>

# GTKWave 波形表示 (10年くらい前～)

← → ↻ <https://gtkwave.sourceforge.net> 🔍 ☆ 📄 📌 📁 🌐 ⋮

## Welcome to GTKWave

GTKWave is a fully featured [GTK+](#) based wave viewer for Unix, Win32, and Mac OSX which reads LXT, LXT2, VZT, FST, and GHW files as well as standard Verilog VCD/EVCD files and allows their viewing. You can grab version 3.3.117 [here](#). Documentation in pdf format can be found [here](#).

**For svn access to the experimental, pre-release sourcetree on Sourceforge:**  
svn checkout svn://svn.code.sf.net/p/gtkwave/code/ gtkwave-code

Native Win32 and OSX binaries are available [here](#), however if you are a Windows user running Cygwin, running under that is recommended instead. A Mac port can be found both [here](#) and [here](#). Ports to other platforms which GTK supports should be trivial.



*An experienced professional shown violating most known rules of electrical safety with GTKWave. Please do not attempt this at home.*



<https://gtkwave.sourceforge.net/>



# Magic レイアウトエディタ (1980's~)

The image shows a screenshot of the Magic VLSI Layout Tool website. The website header features the title "Magic VLSI Layout Tool" and "Current distribution version 8.3". Below the header, there is a paragraph of text describing the tool's history and popularity. A sidebar on the left contains navigation links such as "Welcome", "Download", "Install", "Release Notes", "Code History", "Using Magic", "Technology Files", "Documentation", "Development", "GitHub", "OCD Home", and "Non-frames version". At the bottom of the website screenshot, there is a screenshot of the Magic VLSI Layout Tool interface, showing a complex circuit layout with various components and connections. The interface includes a menu bar with "File", "Options", and "DRC", and a toolbar with various icons. The main window displays a detailed circuit layout with components like "desmond" and "Tool: box".

<http://opencircuitdesign.com/magic/>

# SPICE3 アナログ回路シミュレータ (1996~)

← ↻ 🔒 https://ptolemy.berkeley.edu/projects/embedded/pubs/downloads/spice/spice.html

THE DONALD O. PEDERSON  
CENTER FOR ELECTRONIC SYSTEMS DESIGN Workspaces

Welcome to the Embedded Website home about people publications

SPICE 3F5

Tapes and docs are **no longer** available. Please ignore the prices and email addresses, this file is made available for historical reasons only.

**NOTES:**

SPICE3F5 IS AVAILABLE THROUGH:

- [Spice Homepage](#)

All Spice inquiries, except those for hardcopy documentation, should be directed to groups and persons affiliated with Spice. The Software Distribution Office now only facilitates the ordering of hardcopy documentation for this program.

For SPICE3F4 MS-DOS Users:  
Call the Software Distribution Office to obtain the necessary instructions to upgrade your diskettes: (510) 643-6687.

SPICE is a general-purpose circuit simulator with several built-in semiconductor device models. SPICE performs several analyses, including nonlinear DC, nonlinear transient, and linear AC analysis. Device types include resistors, capacitors, inductors, mutual inductors, switches, linear and nonlinear sources, lossy and lossless transmission lines, BJTs, JFETs, GaAs MESFETS, and MOSFETs.

SPICE3 is based directly on SPICE2. SPICE3F includes AC and DC sensitivity analysis, which was not available in the previous major release (3E). Also available are an enhancement to the JFET model, a correction to the continuity of the MOS3 model (with respect to the kappa parameter), table-format output for device operating-point data (like SPICE2), the ability to change individual device parameters or vector elements interactively, support for X11r5, hardcopy for PC graphics, memory leak fix for nonlinear sources, and many other bug fixes. Finally, the portability and installation procedures have been improved. SPICE3F3 contains numerous bug fixes over the previous minor release (SPICE3F2), notably in the AC sensitivity analysis, initial conditions, and plotting.

**Hardware/Operating System Requirements:**

UNIX workstations:

- Operating system: Ultrix 4.x, SunOS 4.x, HP-UX 8.x, AIX 3.x
- Graphic output: X11r4 or X11r5, postscript, UNIX plot format; many graphics terminals are also supported by an internal library.
- Compiler: A robust C compiler required; SPICE3 is written in old style or K & R C, not ANSI C. GNU gcc has been used successfully with previous versions.

https://ptolemy.berkeley.edu/projects/embedded/pubs/downloads/spice/spice.html

patible




# Xschem 回路図エディタ + ネットリスティング (1998~)

HOME XSCHM MANUAL GOOGLE  
- Solaris sparc  
- Windows (with the cygwin layer and cygwin/Xorg X11 server, plus the tcl/tk toolkit and the -dev libraries)

### Screenshots

- analog circuit example



The screenshot displays the Xschem interface for a circuit simulation. The main window shows a detailed schematic of an "ANALOG AUDIO AMPLIFIER N-Channel only power stage". The circuit includes a boost stage (VBOOST), a pre-amplifier stage (VAMP), and a power output stage (VOUT). It features various components like resistors, capacitors, and MOSFETs. The simulation results are shown in three plots on the right: "Vout Phase" (yellow waveform), "Vout Power" (yellow waveform), and "Vout Out" (red waveform). The plots show the signal's behavior over time (0.3 to 0.9 ms). The status bar at the bottom indicates "SNAP: 10 GRID: 20 NETLIST MODE: spice mouse = 310 - 870 - selected: 0 path: .x1".


- digital system for VH

<https://xschem.sourceforge.io/stefan/index.html>


# FPGAアーキテクチャ探索ツール

## VPR: Versatile Place and Route @ Toronto University (1997~2011?)

### BLIF: Berkeley Logic Interchange Format



- オープンソースEDAツールでアカデミアにおけるFPGA研究を加速
- 入力がBLIFで使いにくい




<https://www.eecg.utoronto.ca/~vaughn/vpr/vpr.html>




# VTR: Verilog to Routing @ Toronto University (2012~)

Input: BLIF -> Verilog

Older version



Latest version (VTR8)





# オープンソースEDAを用いた研究の歴史 1


## XMOS(double gate MOS)モデルをspice3f5に組み込み@2004

### DG MOSFET

Two gates sandwich the Si channel.  
The additional gate can be used as  
- the gate electrically tied with the other, or  
- another signal input, or  
- an alternative for the body bias electrode.



In all usage, **minimum short-channel effect** is distinct.  
When used as electrically tied gates (as FinFETs),  
**high current drivability** and **ideal S factor** are prominent.  
When used as an alternative for the body bias electrode,  
high frequency body bias, aggressive forward body bias  
and other sophisticated body bias techniques can be easily achieved.  
Predominant disadvantage is **difficulty of manufacturing**,  
now overcome in research level, but  
long way to go in LSI or production level.



```

[Macintosh:] hkoike% spice3f5sf1:xMOS/obj/bin/spice3 xmosinv.cir
Program: Spice, version: 3F5
Date built: Wed Mar 3 19:11:30 JST 2004

Type "help" for more information, "quit" to leave.

Circuit: Variable Threshold Voltage XMOS Inverter

Spice 1 -> run
          1 is selected for VERSION. (default)
          1 is selected for VERSION. (default)
Spice 2 -> plot v(out)
Spice 3 -> plot -vdd#branch
Spice 4 ->

[Macintosh:] hkoike% more xmosinv.cir
Variable Threshold Voltage XMOS Inverter
* commands: run -> plot v(out) -> plot vdd#branch

.DC VIN 0.0 1.0 0.01 VG2 -0.5 0.5 0.1

VIN In 0 DC 0.0
VDD Vdd 0 DC 1.0
VG2 PMOSvg2 Vdd DC 0.5
EG2 NMOSvg2 0 PMOSvg2 VDD -1

MOSP Out In Vdd PMOSvg2 PP L=1u W=1u TEMP=300
MOSN Out In 0 NMOSvg2 NN L=1u W=1u TEMP=300

.MODEL PP PMOS(LEVEL=77 TS=5.e-9 TOX1=2.e-9 TOX2=2.e-9
+ VFB1=0.622801 VFB2=0.622801 U0=0.135 RS=170.0 RD=170.0)
.MODEL NN NMOS(LEVEL=77 TS=5.e-9 TOX1=2.e-9 TOX2=2.e-9
+ VFB1=-0.622801 VFB2=-0.622801 U0=0.135 RS=170.0 RD=170.0)

.END
[Macintosh:] hkoike%
  
```



Ref. 中川他@AIST、nanotech2004

# オープンソースEDAを用いた研究の歴史 2 Flex Power FPGA用のCADフローを開発 (Ref. 河並他@AIST、IEICE2004)

- 電力を再構成可能なFPGA：Flex Power FPGAの研究開発
- Toronto大のVPRにVT Mapperを追加
- タイミングスラックをパワーに変換

Circuit Reconfigurability + *Power Reconfigurability*

Circuit Mapping + *Power Mapping*







# オープンソースEDAを用いた研究の歴史 3 オープンソースレイアウトエディタMagicを使って Flex Power FPGAレイアウトを予備評価@2007

Magicを使った面積評価

商用レイアウトツールで設計




商用ツールへ移行  
⇒ ツール向けPDKがあったから (TSMC90nm)

## (再掲) LSI開発のエコシステム

- ✓ 現在のLSI開発：既存エコシステムの束縛 ⇒ **新規参入者にとって高い参入障壁**
  - 高価な**EDAツール**（設計ソフトウェア）
  - 高価な**IP**（設計資産：インターフェース、メモリ等）
  - 入手に手間のかかる**PDK**（Process Design Kit：デザイン情報）


⇒ EDAツールへのテコ入れだけでいいの？





# Open MPW Shuttle Program (2020~)


- Google-efabless-SkyWater Open MPW(:Multi Project Wafer) Shuttle Program from 2020
- オープンソースPDK
- 無償のシャトルプログラム
- 設計IPは公開
- 各機関の役割
  - Google: スポンサー、オープンソースPDK管理、高位合成ツールチェーン (XLS) 開発など
  - SkyWater: 130nmプロセスファウンドリサービス、PDK
  - efabless: Open Source EDA 環境(OpenLane)
- Globalfoundriesが2022年に参画



# 国内の利用状況

- ✓ 2020年より Google社, skywater社, efabless社がオープンソースEDA環境・PDK/IPを開発し、無償シャトルサービス（情報公開が原則）を開始。全世界で**600件以上**の利用実績。
- ✓ 2022年より GlobalFoundriesが参画
- ✓ 日本国内からの利用例は少なかった（**10件未満**）
- ✓ **設計に係る情報や知見が足りない？**

2024/3EのGFMPW-1の日本エントリー：10件⇒TOフェーズ：6件！！




Project Name	Type	Lead	Country	Open	Pass	Fail	Count
prova	N/A	Gian Domenico Licciardo	Italy	No	N/A	N/A	0
rvcore_chip2	Digital	Kenji Kise	Japan	No	Pass	Pass	1
test	Digital	Miho Yamada	Japan	No	Fail	N/A	2
omotya	Digital	Riku Anan	Japan	Yes	Pass	Pass	3
xls-group-tapeout	Digital	Johan Euphrosine	Japan	No	Fail	N/A	1
micro_irritating_maze	Digital	Noritsuna Imamura	Japan	Yes	Pass	Pass	29
ISHI-KAI_Multiple_Projects_OpenGFMPW-1	Digital	KAI ISHI	Japan	No	Pass	Pass	9
my_gf180	Digital	Riku Anan	Japan	Yes	Pass	Pass	3
JSpi	Digital	Herbert T	Japan	No	Pass	N/A	5
ishikai-gds-test-homelith	Digital	Toru Homemoto	Japan	No	Pass	N/A	4
gitefu_check	Digital	Gitefu	Japan	No	Pass	Pass	1
Oohelia eFPGA rerun	Digital	Egor Lukvanchenko	Kazakhstan	Yes	Fail	Pass	2

オープンソースEDA環境・試作サービスの国内の利用件数

# 国内コミュニティ

- ISHI会(website,discord)
- Open Source EDA supporters(discord)
- VLSI.jp(website)
- 個人ブログの記事
- AIST Solutions AI・半導体プロデュース事業部 (slack)



<https://ishi-kai.org/>  
<https://www.anagix.com/nyusu/> オープンソースeda-supportersdiscordへの招待  
<https://vlsi.jp/>  
<https://www.aist-solutions.co.jp/>



# AIST所内プロジェクトの立ち上げ（2023/6～）

目的：国内のオープンソースEDA/PDKの利用普及に向けた開拓を産総研 がも 担う

## 研究項目 1. 利用環境構築と利用方法の知見の蓄積

- オープンソースEDAツールであるOpenLaneの利用環境構築と利用技術の確立
- efabless社の商用シャトル等を用いたLSIチップ試作・機能検証・評価

## 研究項目 2. HWセキュリティ向け回路IPの開発

- 開発実績のある暗号・符号回路IPと新規開発の簡易RISC-Vコア・PUF回路を組み合わせたチップの作製・評価
- オープンソースEDA を用いたオリジナルセキュリティSoCの開発

## 研究項目 3. オープンEDA/PDKを活用したアナログ設計環境の拡張

- 知識のない人でも簡単にアナログ回路を作成できる自動設計ツール開発

- ✓ 所内LSI研究者の英知を結集
- ✓ 産総研回路IP※をフル活用



### ※代表的な産総研の回路IP


- PUF回路（NEDOプロ@2017-2021）
- 暗号回路（科研費等）
- モーションセンサー（Sensors 2021, Q1）
- 量子ビット読み出し回路（VLSI2022、プレス発表）
- 磁気センサー回路（ISSCC2022、プレス発表）

# 2023年度の進捗：利用環境構築と利用方法の知見の蓄積

## Summary

- オープンソースEDAであるOpenLane Flowの環境とシャトルテープアウト用のCaravel統合環境を試行。両環境を構築とフローの実行を完了
- 上記で得られた知見をドキュメント化

## OpenLane flow



### 概要

- 複数のプログラムでできたツールチェーン
- 回路記述 (RTL) からレイアウト (GDS) までを一気通貫で生成するフロー

### 本家マニュアルに未記載の事項

- フローのアップデート方法
  - 階層設計パラメータの設定
  - 書式チェックの制限
- など

### Ubuntu 22.04 LTS セットアップガイド (Windows11, 2023/12版)

動作環境  
ホストOS : Windows11 22H2  
仮想ソフトウェア : VMware workstation pro 17.02, Ubuntu 22.04.3 LTS  
(2023/12/27の VMware の 17.5 は不具合が多く非推奨、Windows11 22H2 は既定利用、動作確認の低下など不具合が報告されており、実装のある場合は)

### Windows11 の設定 OpenLane セットアップガイド (2023年6月版)


動作環境  
Windows11 の設定  
仮想ソフトウェア : VMware workstation pro 16.2.5/17.0.2, Ubuntu 20.04.6 LTS  
使用ソフトウェア : OpenLane 2023.06.14  
2023年6月現在、OpenLaneは版1層種別調整に更新されており、今後、導入手順がそのまま利用できない場合も予想される。

### 必要パッケージの導入


```
sudo apt update
sudo apt install libfreetype6 libfontconfig1 libxft2 libxrender1 libxext6 libxfixes3 libxrandr2 libxss1 libxinerama0 libxkbfile0 libxmu6 libxmuu0 libxpm4 libxtst6 libxv0 libxxf86vm1 libzstd1
```

### Docker-ce, community edition の導入

docker は 簡単に利用可能な CLI を導入する。 (docker desktopは下記は公式の手順により実施しているが、ubuntuのバージョンにより多少異なる場合は対応してインストールを参照のこと。  
公式 : <https://docs.docker.jp/engine/installation/linux/docker-ce/ubuntu.html>  
ます。必要なパッケージに公開鍵を設定する。  
sudo apt update



## Caravel統合環境



### 概要

- SkywaterとGlobalfoundriesのシャトルにテープアウトできるプログラムとチップフレームマクロのセット


### 本家マニュアルに未記載の事項

- READMEファイルの変更
  - チップIO初期値の再設定
  - 周辺回路IPやメモリIPの使い方
- など

## 成果物

- OpenLane環境とCaravel環境の動作確認済み仮想イメージ
- 利用ドキュメント
  - Linux仮想環境構築
  - OpenLane導入と利用
  - Caravel導入と利用
  - Caravelと自作回路の結合とシミュレーション実行

# OpenLaneの導入



The screenshot shows the GitHub profile for 'The OpenROAD Project'. The profile includes a 24h logo, a description: 'OpenROAD seeks to develop and foster an autonomous, 24-hour, open-source layout generation flow (RTL-to-GDS).', 687 followers, and the website URL 'https://theopenroadproject.org/'. Below the profile are navigation tabs for Overview, Repositories (51), Projects (1), Packages, and People (5). The 'Pinned' section displays four repositories:


- OPENROAD\_USERS\_READ\_ME\_FIRST** (Public): OpenROAD users should look at this repository first for instructions on getting started. 89 stars, 8 forks.
- OpenROAD** (Public): OpenROAD's unified application implementing an RTL-to-GDS Flow. Documentation at <https://openroad.readthedocs.io/en/latest/>. Verilog, 1.3k stars, 455 forks.
- yosys** (Public): Forked from YosysHQ/yosys. Logic synthesis and ABC based optimization. C++, 38 stars, 38 forks.
- OpenROAD-flow-scripts** (Public): OpenROAD's scripts implementing an RTL-to-GDS Flow. Documentation at <https://openroad-flow-scripts.readthedocs.io/en/latest/>. Verilog, 246 stars, 252 forks.

The bottom repository, **OpenLane** (Public), is described as an automated RTL to GDSII flow based on several components including OpenROAD, Yosys, Magic, Netgen and custom methodology scripts for design exploration and optimization. It uses Python, has 1.1k stars, and 348 forks.

- OS
  - Ubuntu 20.04+
  - macOS 11+
  - Windows10, 11+
  - Other Linux
- Download and Installation
  - Get python3.6
  - Get docker
  - git clone openlane
  - cd Openlane
  - Make (PDKも入る)
  - make test (インストールテスト)
  - make mount (OpenLane環境の立ち上げ)
- バーチャルマシン上でも動く (ex. Ubuntu on Windows) : 可搬性

# SkyWater 130nmプロセス


(Diagram not to scale!)



- 5 layer Al
- 1 local interconnect
- Poly gate
- Internal: 1.8V, I/O: 5V
- Inductor capable
- Poly resistor
- MIM Cap.

[GitHub - google/skywater-pdk: Open source process design kit for usage with SkyWater Technology Foundry's 130nm node.](https://github.com/google/skywater-pdk)

# OpenLane Design Stage



LEC: Logic Equivalence Check  
SPEF: Standard Parasitic Exchange Format

## 1. (Lint)

- Verilator

## 2. Synthesis

- Yosys/abc
- OpenSTA

## 3. Floorplanning

- Init\_fp
- ioplacer
- Pdngen
- tapcell

## 4. Placement

- RePLace
- Resizer
- OpenDP

## 5. CTS

- TritonCTS

## 6. Routing

- FastRoute
- TritonRoute
- OpenRCX

## 7. Tapeout

- Magic
- KLayout

## 8. Signoff

- Magic
- Klayout
- Netgen
- CVC



# 実際に実行すると48ステップある (Lint含む)

```
masa@osed: ~/OpenLane
OpenLane Container (9dbd8b5):/openlane/designs/regfile_2r1w/runs/full_guide/logs$ ls *
cts:
18-cts.errors 18-cts.log 18-cts.warnings 19-cts_sta.errors 19-cts_sta.log 19-cts_sta.warnings 20-resizer.errors 20-resizer.log 20-resizer.warnings

floorplan:
3-initial_fp.errors 3-initial_fp.log 3-initial_fp.warnings 4-io.errors 4-io.log 4-io.warnings 8-tap.errors 8-tap.log 8-tap.warnings 9-pdn.errors 9-pdn.log 9-pdn.warnings

placement:
11-gpl_sta.errors 12-global.warnings 14-gpl_sta.log 16-detailed.errors 17-dpl_sta.warnings 6-gpl_sta.log 9-global_skip_io.errors
11-gpl_sta.log 12-io.errors 14-gpl_sta.warnings 16-detailed.log 4-global.errors 6-gpl_sta.warnings 9-global_skip_io.log
11-gpl_sta.warnings 12-io.log 15-resizer.errors 16-detailed.warnings 4-global.log 7-basic_mp.errors 9-global_skip_io.warnings
12-global.errors 12-io.warnings 15-resizer.log 17-dpl_sta.errors 4-global.warnings 7-basic_mp.log
12-global.log 14-gpl_sta.errors 15-resizer.warnings 17-dpl_sta.log 6-gpl_sta.errors 7-basic_mp.warnings


routing:
21-resizer_design.errors 23-resizer_timing.errors 25-antenna_diodes_1.log 25-global.warnings 27-grt_sta.warnings 29-detailed.warnings
21-resizer_design.log 23-resizer_timing.log 25-antenna_route_1.errors 25-global_write_netlist.errors 28-fill.errors 30-wire_lengths.log
21-resizer_design.warnings 23-resizer_timing.warnings 25-antenna_route_1.log 25-global_write_netlist.log 28-fill.log
22-rsz_design_sta.errors 24-rsz_timing_sta.errors 25-antenna_route_1.warnings 25-global_write_netlist.warnings 28-fill.warnings
22-rsz_design_sta.log 24-rsz_timing_sta.log 25-global.errors 27-grt_sta.errors 29-detailed.errors
22-rsz_design_sta.warnings 24-rsz_timing_sta.warnings 25-global.log 27-grt_sta.log 29-detailed.log

signoff:
31-parasitics_extraction.min.errors 34-rcx_mcsta.max.errors 37-irdrop.errors 38-lef.errors 41-spice.log 45-drc.errors
31-parasitics_extraction.min.log 34-rcx_mcsta.max.log 37-irdrop.log 38-lef.log 41-spice.warnings 45-drc.log
31-parasitics_extraction.min.warnings 34-rcx_mcsta.max.warnings 37-irdrop.warnings 38-lef.warnings 42-write_powered_def.log 45-drc.warnings
32-rcx_mcsta.min.errors 35-parasitics_extraction.nom.errors 38-gdsii.errors 38-maglef.errors 42-write_powered_verilog.errors 46-drc-klayout.log
32-rcx_mcsta.min.log 35-parasitics_extraction.nom.log 38-gdsii.log 38-maglef.log 42-write_powered_verilog.log 47-arc.errors
32-rcx_mcsta.min.warnings 35-parasitics_extraction.nom.warnings 38-gdsii.warnings 38-maglef.warnings 42-write_powered_verilog.warnings 47-arc.log
33-parasitics_extraction.max.errors 36-rcx_mcsta.nom.errors 38-gds_ptrs.errors 39-gdsii-klayout.log 44-lvs.lef.log 47-arc.warnings
33-parasitics_extraction.max.log 36-rcx_mcsta.nom.log 38-gds_ptrs.log 40-xor.log 44-regfile_2r1w.lef.lvs.json
33-parasitics_extraction.max.warnings 36-rcx_mcsta.nom.warnings 38-gds_ptrs.warnings 41-spice.errors 44-regfile_2r1w.lef.lvs.log

synthesis:
1-synthesis.errors 1-synthesis.log 1-synthesis.warnings 2-sta.errors 2-sta.log 2-sta.warnings linter.log
OpenLane Container (9dbd8b5):/openlane/designs/regfile_2r1w/runs/full_guide/logs$
```

実際に実行すると48ステップある

# 事例紹介：Hierarchical Chip Designチュートリアルを試行



## 手順

1. 1Read 1Write Memoryマクロブロックを作成

2. 上記マクロブロックを2個並べて2Read 1Write Regfile作成がゴール

(Verilogコード、設定ファイル記述例、実行コマンドあり)

⇒ 1. は特に問題なく実行が完了する。  
2. でエラーが起こる



# Lintチェック（Verilog文法チェック）で止まっている

## エラー：マクロブロックのパラメータ継承あたり

```
OpenLane Container (9dbd8b5):/openlane$ more designs/regfile_2r1w/runs/full_guide/logs/synthesis/linter.log
%Error-PINNOTFOUND: /openlane/designs/regfile_2r1w/src/regfile_2r1w.v:39:13: Parameter not found: 'DEPTH_LOG2'
 39 | mem_1r1w #(.DEPTH_LOG2(DEPTH_LOG2), .WIDTH(WIDTH)) lane0(
    |           ^~~~~~
    |           ... For error description see https://verilator.org/warn/PINNOTFOUND?v=5.018
%Error-PINNOTFOUND: /openlane/designs/regfile_2r1w/src/regfile_2r1w.v:39:38: Parameter not found: 'WIDTH'
 39 | mem_1r1w #(.DEPTH_LOG2(DEPTH_LOG2), .WIDTH(WIDTH)) lane0(
    |                                           ^~~~~~
%Error-PINNOTFOUND: /openlane/designs/regfile_2r1w/src/regfile_2r1w.v:53:13: Parameter not found: 'DEPTH_LOG2'
 53 | mem_1r1w #(.DEPTH_LOG2(DEPTH_LOG2), .WIDTH(WIDTH)) lane1(
    |           ^~~~~~
%Error-PINNOTFOUND: /openlane/designs/regfile_2r1w/src/regfile_2r1w.v:53:38: Parameter not found: 'WIDTH'
 53 | mem_1r1w #(.DEPTH_LOG2(DEPTH_LOG2), .WIDTH(WIDTH)) lane1(
    |                                           ^~~~~~
%Error: Exiting due to 4 error(s)
    ... See the manual at https://verilator.org/verilator_doc.html for more assistance.
OpenLane Container (9dbd8b5):/openlane$
```



## 対策：モジュール呼び出しからパラメータを削除

```

mem_1r1w #(.DEPTH_LOG2(DEPTH_LOG2), .WIDTH(WIDTH)) lane0(
  .clk(clk),

  .read_addr(rs1_addr),
  .read(rs1_read),
  .read_data(rs1_rdata),
  .write(write),
  .write_addr(write_addr),
  .write_data(write_data)
);

```

```

mem_1r1w #(.DEPTH_LOG2(DEPTH_LOG2), .WIDTH(WIDTH)) lane1(
  .clk(clk),

  .read_addr(rs2_addr),
  .read(rs2_read),
  .read_data(rs2_rdata),

  .write(write),
  .write_addr(write_addr),
  .write_data(write_data)
);

```

endmodule

U:--- regfile\_2r1w.v All L45 (Verilog)  
 <C-M-print> is undefined



```

mem_1r1w lane0(
  .clk(clk),

  .read_addr(rs1_addr),
  .read(rs1_read),
  .read_data(rs1_rdata),

  .write(write),
  .write_addr(write_addr),
  .write_data(write_data)
);

```

```

mem_1r1w lane1(
  .clk(clk),

  .read_addr(rs2_addr),
  .read(rs2_read),
  .read_data(rs2_rdata),

  .write(write),
  .write_addr(write_addr),
  .write_data(write_data)
);

```

endmodule

U:--- regfile\_2r1w.v All L54 (Verilog)  
 Wrote /home/masa/OpenLane/designs/regfile\_2r1w/src/regfile\_2r1w.v

# 今度はSTAで止まっている

エラー：“ブラックボックスファイルがRTLでなくゲートレベルネットリストであることを確認すべし”

```
1-synthests.log      2-sta.errors      2-sta.warnings
OpenLane Container (9dbd8b5):/openlane$ more designs/regfile_2r1w/runs/full_guide/logs/synthesis/2-sta.log
OpenSTA 2.4.0 75f2f325b7 Copyright (c) 2023, Parallax Software, Inc.
License GPLv3: GNU GPL version 3 <http://gnu.org/licenses/gpl.html>

This is free software, and you are free to change and redistribute it
under certain conditions; type `show_copyright' for details.
This program comes with ABSOLUTELY NO WARRANTY; for details type `show_warranty'.
define_corners Typical
read_liberty -corner Typical /home/masa/.volare/sky130A/libs.ref/sky130_fd_sc_hd/lib/sky130_fd_sc_hd__tt_025C_1v80.lib
Using 1e-12 for capacitance...
Using 1e+03 for resistance...
Using 1e-09 for time...
Using 1e+00 for voltage...
Using 1e-03 for current...
Using 1e-09 for power...
Using 1e-06 for distance...
Reading netlist '/openlane/designs/regfile_2r1w/runs/full_guide/results/synthesis/regfile_2r1w.v'...
Error while reading /openlane/designs/regfile_2r1w/bb/mem_1r1w.bb.v:
Make sure that this a gate-level netlist not an RTL file
You can add the following comment '/// sta-blackbox' in the file to skip it and blackbox the modules inside if needed.
Error: /openlane/designs/regfile_2r1w/bb/mem_1r1w.bb.v line 5, syntax error, unexpected '=', expecting '('
OpenLane Container (9dbd8b5):/openlane$
```

# チュートリアルに記載のブラックボックスファイルの例題 ⇒おもいっきりRTL、、、

Create the verilog blackbox:

```
(*blackbox*)  
  
module mem_1r1w (clk, read_addr, read, read_data, write_addr, write, write_data);  
    parameter DEPTH_LOG2 = 4;  
    localparam ELEMENTS = 2**DEPTH_LOG2;  
    parameter WIDTH = 32;  
  
    input wire clk;  
  
    input wire [DEPTH_LOG2-1:0] read_addr;  
    input wire read;  
    output reg [WIDTH-1:0] read_data;  
  
    input wire [DEPTH_LOG2-1:0] write_addr;  
    input wire write;  
    input wire [WIDTH-1:0] write_data;  
  
endmodule
```

## 対策：ブラックボックスファイルとしてゲートレベルネットリストを使用

1r1wメモリマクロブロック作成時にゲートレベルネットリストが既に作成されているのでブラックボックスファイルとしてパスを通す

```

emacs@oseda
File Edit Options Buffers Tools JavaScript Help
Save Undo
{
  "DESIGN_NAME": "regfile_2r1w",
  "VERILOG_FILES": "dir::src/*.v",
  "CLOCK_PORT": "clk",
  "CLOCK_PERIOD": 10.0,
  "FP_PDN_MULTILAYER": true,
  "FP_ASPECT_RATIO": 2,
  "EXTRA_LEFS": "/openlane/designs/ci/mem_1r1w/runs/full_guide/results/final/lef/mem_1r1w.lef",
  "EXTRA_GDS_FILES": "/openlane/designs/ci/mem_1r1w/runs/full_guide/results/final/gds/mem_1r1w.gds",
  "VERILOG_FILES_BLACKBOX": "dir::bb/*.v"
}
  
```



```

emacs@oseda
File Edit Options Buffers Tools JavaScript Help
Save Undo
{
  "DESIGN_NAME": "regfile_2r1w",
  "VERILOG_FILES": "dir::src/*.v",
  "CLOCK_PORT": "clk",
  "CLOCK_PERIOD": 10.0,
  "FP_PDN_MULTILAYER": true,
  "FP_ASPECT_RATIO": 2,
  "EXTRA_LEFS": "/openlane/designs/ci/mem_1r1w/runs/full_guide/results/final/lef/mem_1r1w.lef",
  "EXTRA_GDS_FILES": "/openlane/designs/ci/mem_1r1w/runs/full_guide/results/final/gds/mem_1r1w.gds",
  "VERILOG_FILES_BLACKBOX": "/openlane/designs/ci/mem_1r1w/runs/full_guide/results/final/verilog/gl/mem_1r1w.v"
}
  
```

# Flow Complete!


```
eports/signoff/36-sta-rcx_nom/multi_corner_sta.checks.rpt'.  
[INFO]: There are no hold violations in the design at the Typical corner.  
[INFO]: There are no setup violations in the design at the Typical corner.  
[SUCCESS]: Flow complete.  
[INFO]: Note that the following warnings have been generated:  
[WARNING]: PNR_SDC_FILE is not set. It is recommended to write a custom SDC file for the design. Defaulting to BASE_SDC_FILE  
[WARNING]: SIGNOFF_SDC_FILE is not set. It is recommended to write a custom SDC file for the design. Defaulting to BASE_SDC_FILE  
[WARNING]: 4 warnings found by linter  
[WARNING]: VSRC_LOC_FILES was not given a value, which may make the results of IR drop analysis inaccurate. If you are not integrating  
a top-level chip for manufacture, you may ignore this warning, otherwise, see the documentation for VSRC_LOC_FILES.  
[WARNING]: There are max fanout violations in the design at the Typical corner. Please refer to 'designs/regfile_2r1w/runs/full_guide/r  
eports/signoff/36-sta-rcx_nom/multi_corner_sta.checks.rpt'.  
  
OpenLane Container (9dbd8b5):/openlane$
```



# GDSファイルの生成結果

Mem 1r1w

regfile 2r1w




- ツールは安定版に移行しているらしい
- ドキュメントの更新が追い付いていない？

# 2023年度の進捗：HWセキュリティ向け回路IPの開発


## Summary

- HWセキュリティシステム用のRISC-V、疑似PUF回路、誤り訂正符号、楕円曲線暗号の回路IP開発を目標
- RISC-Vと疑似PUF回路は回路記述ファイル（RTL）・機能検証・レイアウト生成を完了。
- 誤り訂正符号と楕円曲線暗号はC言語で作成完了。  
⇒Vivadoを使ってC言語からRTL変換したら不要なモジュールがたくさん生成されてP&Rが進まない。高位合成ツール模索中

### PUFシステム向けプロセッサの開発




### 疑似PUF回路の設計



### PUFシステム向けモジュールの検証

OpenLANEによる機能モジュールの合成と検証




FPGA向け高位合成のコードであり  
FPGA機能を利用しない改修などが課題




# GDS生成結果

RISC-V  
 Area: 1400um<sup>2</sup>  
 # of cells: 28267



疑似PUF  
 Area: 700um<sup>2</sup>  
 # of cells: 6216






# 2023年度の進捗：アナログ設計環境の拡張

## Summary

- オープンソースの回路ネットリスト⇒レイアウト生成ツールを用いてオペアンプを例題に回路ネットリストからskywater130nmのレイアウト生成環境を整備
- 加えてオープンソースEDAで完結する形でデザインルール検証環境（DRC）、ネットリストとレイアウトの整合性検証環境（LVS）も整備

## 拡張アナログ設計フロー




- 回路ネットリスト⇒レイアウト生成ツール“ALIGN”
- Sky130のパッシブ素子まわりの設定修正
- DRC、LVSまわりも整備


## オペアンプを用いた変換例

回路図(ネットリスト)を入力  
(例はアンプ)

GDSを出力



# ALIGN: Analog Layout, Intelligently Generated from Netlists




ALIGN: flow — ALIGN

https://align-analoglayout.github.io/ALIGN-public/notes/flow.html

## ALIGN: flow

The ALIGN flow includes the following steps:

- *Circuit annotation* creates a multilevel hierarchical representation of the input netlist. This representation is used to implement the circuit layout in using a hierarchical manner.
- *Design rule abstraction* creates a compact JSON-format representation of the design rules in a PDK. This repository provides a mock PDK based on a FinFET technology (where the parameters are based on published data). These design rules are used to guide the layout and ensure DRC-correctness.
- *Primitive cell generation* works with primitives, i.e., blocks the lowest level of design hierarchy, and generates their layouts. Primitives typically contain a small number of transistor structures (each of which may be implemented using multiple fins and/or fingers). A parameterized instance of a primitive is automatically translated to a GDSII layout in this step.
- *Placement and routing* performs block assembly of the hierarchical blocks in the netlist and routes connections between these blocks, while obeying a set of analog layout constraints. At the end of this step, the translation of the input SPICE netlist to a GDSII layout is complete.



**ALIGN Layout Generator**

Input: PDK Proprietary

Design Rules

Input: Unannotated netlist

Netlist auto-annotation

Electrical constraint generation

Primitive layout generation

Block assembly (placement, floorplanning, routing)

Output: GDSII

Proprietary Machine learning models

CORE LAYOUT GENERATION ENGINE

# AIST SOLUTIONSとのコラボレーション

本研究で得られた知見や情報を産総研単独で広く公開するのは簡単ではない

- ヒューマンリソース
- コネクション
- メソッド etc




⇒AIST SOLUTIONSで加速

- Open Source Silicon活用検証委員会を立ち上げ
- 委員会活動の一環で本研究で得た知見を公開予定
- efablessのChiplgniteシャトルでチップ試作の機会



# Chiplgniteシャトルサービス

- Chiplgniteシャトル：efablessによる有償シャトル（\$9,750）
- Caravelハーネス、オープンPDK、Openlaneからなる統合環境
- ユーザ回路のVerilog to GDS、ハーネスへの配置、テープアウトチェックまでほぼ自動
- シミュレーション環境もある
- QFNチップ100個、評価ボード付



- 38 programmable IO's
- 10 mm<sup>2</sup> of User Project Area
- Diagnostic port including IO configuration and Flash pass-thru access for programming
- VexRiscv CPU with debug
- 3 kbytes of RAM
- Flash controller supporting execute-in-place
- SPI, UART and GPIO
- Counter/Timers
- 128 signal logic analyzer for project



# Chiplgniteシャトルでの試作方針

- efablessから提供されているexampleファイル（カウンター回路）を活用し、回路IPを組み込む
- Exampleファイルは必要最小限の変更に留める
  - IPポート名、IPポート数
  - ピン配置
  - もともと存在するモジュールに手を付けない
- 回路IPは公開ベースのものを使用（人為的エラー回避、設計時間の短縮）

# Our design: AES SBOX-like function

```
ファイル(F) 編集(E) 書式(O) 表示(V) ヘルプ(H)
//----- AES_SBOX_ENC
module AES_SBOX_ENC
(input wire [7:0] x,
 output wire [7:0] y);

//-----
assign y = s(x[7:0]);

function [7:0] s (input [7:0] x);
  case (x)
    8'h00: s=8'h63; 8'h01: s=8'h7c; 8'h02: s=8'h77; 8'h03: s=8'h7b;
    8'h04: s=8'hf2; 8'h05: s=8'h6b; 8'h06: s=8'h6f; 8'h07: s=8'hc5;
    8'h08: s=8'h30; 8'h09: s=8'h01; 8'h0A: s=8'h67; 8'h0B: s=8'h2b;
    8'h0C: s=8'hfe; 8'h0D: s=8'hd7; 8'h0E: s=8'hab; 8'h0F: s=8'h76;

    8'h10: s=8'hca; 8'h11: s=8'h82; 8'h12: s=8'hc9; 8'h13: s=8'h7d;
    8'h14: s=8'hfa; 8'h15: s=8'h59; 8'h16: s=8'h47; 8'h17: s=8'hf0;
    8'h18: s=8'had; 8'h19: s=8'hd4; 8'h1A: s=8'ha2; 8'h1B: s=8'haf;
    8'h1C: s=8'h9c; 8'h1D: s=8'ha4; 8'h1E: s=8'h72; 8'h1F: s=8'hc0;

    8'h20: s=8'hb7; 8'h21: s=8'hfd; 8'h22: s=8'h93; 8'h23: s=8'h26;
    8'h24: s=8'h36; 8'h25: s=8'h3f; 8'h26: s=8'hf7; 8'h27: s=8'hcc;
    8'h28: s=8'h34; 8'h29: s=8'ha5; 8'h2A: s=8'he5; 8'h2B: s=8'hf1;
    8'h2C: s=8'h71; 8'h2D: s=8'hd8; 8'h2E: s=8'h31; 8'h2F: s=8'h15;

    8'h30: s=8'h04; 8'h31: s=8'hc7; 8'h32: s=8'h23; 8'h33: s=8'hc3;
    8'h34: s=8'h18; 8'h35: s=8'h96; 8'h36: s=8'h05; 8'h37: s=8'h9a;
    8'h38: s=8'h07; 8'h39: s=8'h12; 8'h3A: s=8'h80; 8'h3B: s=8'he2;
    8'h3C: s=8'heb; 8'h3D: s=8'h27; 8'h3E: s=8'hb2; 8'h3F: s=8'h75;

    8'h40: s=8'h09; 8'h41: s=8'h83; 8'h42: s=8'h2c; 8'h43: s=8'h1a;
    8'h44: s=8'h1b; 8'h45: s=8'h6e; 8'h46: s=8'h5a; 8'h47: s=8'ha0;
    8'h48: s=8'h52; 8'h49: s=8'h3b; 8'h4A: s=8'hd6; 8'h4B: s=8'hb3;
    8'h4C: s=8'h29; 8'h4D: s=8'he3; 8'h4E: s=8'h2f; 8'h4F: s=8'h84;


    8'h50: s=8'h53; 8'h51: s=8'hd1; 8'h52: s=8'h00; 8'h53: s=8'hed;
    8'h54: s=8'h20; 8'h55: s=8'hfc; 8'h56: s=8'hb1; 8'h57: s=8'h5b;
    8'h58: s=8'h6a; 8'h59: s=8'hcb; 8'h5A: s=8'hbe; 8'h5B: s=8'h39;
    8'h5C: s=8'h4a; 8'h5D: s=8'h4c; 8'h5E: s=8'h58; 8'h5F: s=8'hcf;

    8'h60: s=8'hd0; 8'h61: s=8'hef; 8'h62: s=8'haa; 8'h63: s=8'hfb;
    8'h64: s=8'h43; 8'h65: s=8'h4d; 8'h66: s=8'h33; 8'h67: s=8'h85;
    8'h68: s=8'h45; 8'h69: s=8'hf9; 8'h6A: s=8'h02; 8'h6B: s=8'h7f;
    8'h6C: s=8'h50; 8'h6D: s=8'h3c; 8'h6E: s=8'h9f; 8'h6F: s=8'ha8;

    8'h70: s=8'h51; 8'h71: s=8'ha3; 8'h72: s=8'h40; 8'h73: s=8'h8f;
    8'h74: s=8'h92; 8'h75: s=8'h9d; 8'h76: s=8'h38; 8'h77: s=8'hf5;
```



- 8bit inputs and outputs
- Defines 8bit functions
- Output a unique value corresponding to an input

OpenLaneによるGDS生成結果 (90um $\square$ )




# Embedding AES SBOX into the counter example

Original counter circuit example  
in a caravel user project



Our design



# Change points in User\_proj\_example.v

```

user_proj_example - メモ帳
ファイル(F) 編集(E) 形式(O) 表示(V) ヘルプ(H)
assign rst = (~la_oenb[65]) ? la_data_in[65]: wb_rst_i;

counter #(
    .BITS(BITS)
) counter(
    .clk(clk),
    .reset(rst),
    .ready(wbs_ack_o),
    .valid(valid),
    .rdata(rdata),
    .wdata(wbs_dat_i[BITS-1:0]),
    .wstrb(wstrb),
    .la_write(la_write),
    .la_input(la_data_in[60:64-BITS]),
//
    .count(count)
    .x(x), .y(y)
);

endmodule

module counter #(
    parameter BITS = 16
) (
    input clk,
    input reset,
    input valid,
    input [3:0] wstrb,
    input [BITS-1:0] wdata,
    input [BITS-1:0] la_write,
    input [BITS-1:0] la_input,
    output reg ready,
    output reg [BITS-1:0] rdata,
//output reg [BITS-1:0] count
    output wire [7:0] x, y
);

    reg [BITS-1:0] count;

    always @(posedge clk) begin
        if (reset) begin
            count <= 1'b0;
            ready <= 1'b0;
        end else begin
            ready <= 1'b0;
            if (~la_write) begin
                count <= count + 1'b1;
            end
            if (valid && !ready) begin
                ready <= 1'b1;
                //rdata <= count;
                rdata <= {x, y};
                if (wstrb[0]) count[7:0] <= wdata[7:0];
                if (wstrb[1]) count[15:8] <= wdata[15:8];
            end else if (!la_write) begin
                count <= la_write & la_input;
            end
        end
    end

    assign x = count[7:0];
    AES_SBOX_ENC sbox (.x(x), .y(y));

endmodule
default_nettype wire

```

- In counter subcircuit:

- Comment out original “counter” port
- Add “x/y” ports for sbox

- In counter module:


- Comment out original “count” output port
- Add wire type “x/y” output for sbox
- Add register type “count”
- Assign “x” = “count”
- Call sbox subcircuit






# User領域のGDSファイル生成

Example counter circuit + our sbx





User area gds including our IP






# Chiplgniteシャトルにおけるデータサブミットへの道：設定



- アカウント作成
  - LinkedInアカウント作成⇒efablessアカウント作成
  - profileとbilling/shippingアドレス記入（ブラウザ右上アイコン）
  - verification実行（ブラウザ右上アイコン）⇒数日で完了
- レポジトリ作成
  - Create repository⇒レポジトリ作成
  - project name, description, privateをチェック、create readmeをチェック、=>create
- SSH key作成
  - SSH key作成と登録（efablessのgit）
- Shuttleタブ⇒シャトルCI2404選択

# Chiplgniteシャトルにおけるデータサブミットへの道：データアップロード



- My Setting選択（ブラウザ右上アイコン）
- SSH Keysクリック⇒ssh keysページに移動
- ローカルマシンでssh key作成
- ページ右上add ssh keyクリック⇒作成されたid\_rsa.pubの中身をボックスにコピー⇒add。
- 空のレポジトリをローカルマシンにクローン
- クローンしたレポジトリにファイル追加
- git add, git commit, git push



# Chiplgniteシャトルにおけるデータサブミットへの道：データサブミッション

## 事前準備

- Manage My Submissionsクリック⇒シャトルにレポートリ追加  
add this project to CI2404 shuttle

## プリチェック

- ローカルでプリチェック済みデータをプッシュ
- MPW precheckをサブミット⇒ジョブ名入力⇒ジョブ実行

## テープアウト



- MPW precheckコンプリートデータ選択⇒ジョブサブミット

## SHIPPINGアドレス、 BILLINGアドレス選択


- Legal: terms and conditions利用規約と export compliance輸出管理に同意

## サブミッションで終了


- と思いきや、efablessによるデザインレビューが行われた、、、



# ファイナルGDS



# 今後の展開




- ① Caravel統合環境を用いたサンプル回路のテープアウトと実チップでの性能評価
- ② HWセキュリティチップの個別回路IPの設計完了とそれらの統合、レイアウトデータ生成
- ③ オペアンプ回路を題材として性能仕様から回路ネットリストを生成するツールの開発
- ④ 得られた知見の公開
- ⑤ Chiplgniteシャトル試作チップの評価

# まとめ

- “誰でも手が届く半導体”に向けたオープンソースEDAの世界的な潮流
- 利用事例がどんどん増え始めてきた
- オープンソースEDAの利用方法等の知見を蓄積・公開
- 国内コミュニティと連携しながらオープンソースEDAの普及促進を図る
- 半導体の活性化や人材育成、PDK開発や設計フロー構築などに裨益することを期待

## 半導体化のハードルを下げる取り組み@dapa Open Source EDA flow



## Open Shuttle Program



## 国内OpenSourceHWの取り組みのさらなる活性化に助力



オープンソースEDA  
ツール群/PDKを寄っ  
てたかって繰り返し  
試行する！！

期待されるアウトプット

研究項目1：  
ツール活用/ノウハウ  
や知見の蓄積

研究項目2：  
セキュア回路やセキュア  
システムのIP群の獲得

研究項目3：  
容易にアナログチップを作  
れる自動設計ツールの創出

## 期待する効果



- 国内半導体の活性化
- 人材育成

- PDK開発
- 設計フロー構築





## 以下、参考資料

vmware17\_ubuntu22\_04\_4\_setup\_2024\_03.md

# Ubuntu 22.04 LTS セットアップガイド

## 動作環境

ホストOS : Windows11 22H2  
使用ソフトウェア : VMWare workstation pro 17.02, Ubuntu 22.04.4 LTS  
(2024/03) VMWare の 17.5.1 は不具合が多く非推奨。

## VMWare 仮想マシン作成

仮想マシンをカスタム設定にて作成。仮想マシン形式は 17 とする。  
ゲストOSイメージに ubuntu-22.04.4-desktop-amd64.iso を使用し、簡易インストールを行う。  
インストール準備完了時に「ハードウェアをカスタマイズ」を開き、USBコントローラ項目にて互換性を2.0 -> 3.1へ変更する。(USB3.1でないFPGAボードなどの外部機器を接続できない場合がある)。また、bluetoothのチェックボックスを外す。  
(VMWare 17 のみ) キーボード・マウスの切断・遅延の不具合解消の設定を行う。プロセッサ項目の仮想化エンジン IOMMUを仮想化をチェックする。このほか、Windowsのメモリ整合性を無効に設定する。  
簡易インストールを選択、インストール途中でキーボード・ロケール設定・ユーザ設定など行う必要がある。なお、簡易インストールによりvmtoolsのインストールや共有フォルダの初期設定は自動的に行われる。

## 簡易インストール後の設定

### アップデートなどパッケージのサーバ変更

デフォルトで日本向けのサーバに設定されている。  
(2024/03 現在) Settings → About → Software Update ダイアログ → Ubuntu SoftwareタブのDownload fromでアップデートなどパッケージのサーバを変更できるが、標準の設定を用いること。20.04 と異なり、ミラーサーバの情報では build-essential などパッケージの整合性に問題があり、インストールできない不具合がある。

### Windowシステムの設定

Ubuntu 22.04 では Window システムが Wayland であり、X window システムとの互換性により gtk や Xilinx vivado の表示に不具合が生じることがあり、その場合は Window システムを xorg に変更する。  
/etc/gdm3/custom.conf ファイルの下記の行のコメントアウトを外すことで変更できる。  
#WaylandEnable=false  
再起動後、Settings → About にて Windowシステムが X11 に変更されていることを確認できる。

### ターミナルの文字の色

ターミナルウィンドウの Preferences から (Profile)Unnamed を選択し、ColorsタブにてPalette/Built-in schemesを選択することで変更できる。  
20.04 LTS と同様の配色は Tango を選択することで設定できる。

### 日本語設定

Settings → Region & Language → Japanese を選択する。また、インストールされている言語の管理を選択し、選択時に現れる追加インストールを行う。  
20.04 と比べ、メニューの日本語化やターミナルのフォントの設定が異なる。そこで、日本語入力などのパッケージを導入して近いものに設定する。(2024/03) 下記の中で既にインストールされているパッケージもある。  

```
sudo apt install language-pack-ja-base
sudo apt install task-japanese-gnome-desktop
sudo apt install language-pack-gnome-ja-base
sudo apt install fonts-noto-cjk-extra
sudo apt install fonts-takao
```

  
再起動後、ターミナルの設定 → プロファイル → 文字 にて フォントを指定チェックボックスをチェックし、フォント名をUbuntu Monoとすることで20.04に近いターミナル表示となる。

vmware17\_ubuntu22\_04\_4\_setup\_2024\_03.md

## 追加の日本語フォント

Ubuntuにて利用されている日本語フォントとして、Noto Sans CJK (Google), Source han code CJK (Adobe), takao (IPA派生) など挙げられる。見た目を20.04に近い表示として、ターミナルではUbuntu Mono (Google), Visual Studio CodeではSource hans code CJK (Adobe) を利用することとした。

追加フォントとして、Source han code CJK(Adobe, 源の角ゴシック)を導入する。

導入では、font-managerを利用する。

```
sudo apt install font-manager
```

Source han code CJKフォントを導入する。

```
cd Downloads
wget https://github.com/adobe-fonts/source-han-code-jp/releases/download/2.012R/SourceHanCodeJP.ttc
font-manager
```

font-manager上でAdd fonts「+」をクリックし、SourceHanCodeJP.ttcを選択する。

なお、font-managerにてフォントを選択し、Propertiesを参照することでフォントを呼び出す際の名前が確認できる。

## 共有フォルダ設定

VM をシャットダウンし、VMwareツール上の共有フォルダ設定を行う。再起動後、/mnt/hgfs フォルダ下に共有フォルダが現れない場合は、下記の設定を行う。<br> 参照：  
<https://sakimika.hateblo.jp/entry/2022/02/24/153940>

マウントしていないが、ツール上認識されているか確認。下記コマンドで共有フォルダが表示される。

```
vmware-hgfsclient
```

マウントポイント作成～共有フォルダマウントまで

```
sudo mkdir /mnt/hgfs
sudo /usr/bin/vmhgfs-fuse -host:/ /mnt/hgfs -o subtype=vmhgfs-fuse,allow_other
```

上記手順により共有フォルダ /mnt/hgfs/(フォルダ名) にアクセスできるようになるが、再起動すると vmhgfs-fuse コマンドを実行し直す必要がある。<br> 常に共有フォルダをマウントするには、下記の行を /etc/fstab に加える。

```
.host:/ /mnt/hgfs fuse.vmhgfs-fuse allow_other,auto_unmount,defaults 0 0
```

## htop, emacs, visual studio code 導入

### htop, emacs

```
sudo apt install htop
sudo apt install emacs
```

### visual studio code

```
sudo apt install wget gpg
wget -qO- https://packages.microsoft.com/keys/microsoft.asc | gpg --dearmor > packages.microsoft.gpg
sudo install -D -o root -g root -m 644 packages.microsoft.gpg /etc/apt/keysring/packages.microsoft.gpg
sudo sh -c 'echo "deb [arch=amd64,arm64,armhf signed-by=/etc/apt/keysring/packages.microsoft.gpg] https://packages.microsoft.com/repos/code stable main" > /etc/apt/sources.list.d/vscode.list'
rm -f packages.microsoft.gpg
sudo apt install apt-transport-https
sudo apt update
sudo apt install code
```

## その他設定など

### gui復帰

仮想環境起動時にGUIが立ち上がらない場合、ubuntu-desktopパッケージのインストールにより復帰することがある。（レポジトリのダウンロードサーバを変更した際に不具合が起こることが報告されている）

```
sudo apt install --reinstall ubuntu-desktop
```

### VMWare にて USBデバイスが接続できないとき

.vmx ファイルから下記の行を削除する。

```
usb.restrictions.defaultAllow = "FALSE"
```

vmware17\_ubuntu22\_04\_4\_setup\_2024\_03.md

VM をシャットダウンし、VMwareツール上の共有フォルダ設定を行う。再起動後、/mnt/hgfs フォルダ下に共有フォルダが現れない場合は、下記の設定を行う。<br> 参照：  
<https://sakimika.hateblo.jp/entry/2022/02/24/153940>

マウントしていないが、ツール上認識されているか確認。下記コマンドで共有フォルダが表示される。

```
vmware-hgfsclient
```

マウントポイント作成～共有フォルダマウントまで

```
sudo mkdir /mnt/hgfs
sudo /usr/bin/vmhgfs-fuse .host:/ /mnt/hgfs -o subtype=vmhgfs-fuse,allow_other
```

上記手順により共有フォルダ /mnt/hgfs/(フォルダ名) にアクセスできるようになるが、再起動すると vmhgfs-fuse コマンドを実行し直す必要がある。<br> 常に共有フォルダをマウントするには、下記の行を /etc/fstab に加える。

```
.host:/ /mnt/hgfs fuse.vmhgfs-fuse allow_other,auto_unmount,defaults 0 0
```

## htop, emacs, visual studio code 導入

### htop, emacs

```
sudo apt install htop
sudo apt install emacs
```

### visual studio code

```
sudo apt install wget
wget -qO- https://packages.microsoft.com/keys/microsoft.asc | gpg --dearmor > packages.microsoft.gpg
sudo install -D -g root -m 644 packages.microsoft.gpg /etc/apt/keyrings/packages.microsoft.gpg
sudo sh -c 'echo "deb [arch=amd64,arm64,armhf signed-by=/etc/apt/keyrings/packages.microsoft.gpg] https://packages.microsoft.com/repos/code stable main" > /etc/apt/sources.list.d/vscode.list'
rm -f packages.microsoft.gpg
sudo apt install apt-transport-https
sudo apt update
sudo apt install code
```

### その他設定など

#### gui復帰

仮想環境起動時にGUIが立ち上がらない場合、ubuntu-desktopパッケージのインストールにより復帰することがある。（レポジトリのダウンロードサーバを変更した際に不具合が起こることが報告されている）

```
sudo apt install --reinstall ubuntu-desktop
```

#### VMWare にて USBデバイスが接続できないとき

.vmx ファイルから下記の行を削除する。

```
usb.restrictions.defaultAllow = "FALSE"
```

#### フォルダを英語表記へ

```
LANG=C xdg-user-dirs-gtk-update
```

#### マウスのホイールを用いる

OS全般のホイール量調整にimwheelを利用する。

```
sudo apt install imwheel
```

imwheelを実行すると、サービスとして稼働する。

```
imwheel
```

スクロール量設定は ~/.imwheelrc を編集する。数値は動作に併せて調整する。

```
"/"
None, Up, Button4, 4
None, Down, Button5, 4
```

.imwheelrc設定の反映

```
imwheel -k
```



ubuntu22\_openlane\_1st\_setup\_2024\_01a.md

# OpenLane セットアップガイド (2024年1月版)

(2024/01版) efabless 社 chipignite サービスを利用したチップ作製を目指す。

## 動作環境

動作環境 : Windows11 22H2, VMWare workstation pro 17.0.2, Ubuntu 22.04.3 LTS

使用ソフトウェア : OpenLane 2024.01.12

2024年1月現在, OpenLaneは頻繁に更新されており, 導入手順がそのまま利用できない場合も予想される。

## 必要パッケージの導入

```
sudo apt-get update
sudo apt-get upgrade
sudo apt-get install build-essential python3 python3-venv python3-pip make git
python3 -m pip install pyyaml click
```

## Docker-ce, community edition の導入

docker は 無償の商用利用可能な CLI を導入する。 (docker desktopは有償)

2024年1月現在, 無償のDockerエンジンのみの導入方法は英語ドキュメントのみであり, そちらを参照する。

公式情報 : <https://docs.docker.com/engine/install/ubuntu/>

まず, Dockerの公開鍵を設定する。 ca-certificates 導入時にエラーなど発生する場合は, sudo apt autoremove を実行する。

```
sudo apt-get update
sudo apt-get install ca-certificates curl
sudo install -m 0755 -d /etc/apt/keyrings
sudo curl -fsSL https://download.docker.com/linux/ubuntu/gpg -o /etc/apt/keyrings/docker.asc
sudo chmod a+r /etc/apt/keyrings/docker.asc
```

つぎに, Dockerのレポジトリを設定する。

```
echo "deb [arch=$(dpkg --print-architecture) signed-by=/etc/apt/keyrings/docker.asc] https://download.docker.com/linux/ubuntu $(. /etc/os-release && echo "$VERSION_CODENAME") stable" | sudo tee /etc/apt/sources.list.d/docker.list > /dev/null
sudo apt-get update
```

エンジンのインストールを行う。

```
sudo apt-get install docker-ce docker-ce-cli containerd.io docker-buildx-plugin docker-compose-plugin
```

dockerの動作確認を行う。

```
sudo docker run hello-world
```

## ローカル計算機でdockerをユーザ権限により動作させる設定

グループ docker にユーザを登録してユーザ権限で実行できるように設定する。 なお, hello-world 実行時に設定が反映されない場合は再起動する。

```
sudo groupadd docker
sudo usermod -aG docker $USER
docker run hello-world
```

参照 : <https://www.digitalocean.com/community/tutorials/how-to-install-and-use-docker-on-ubuntu-20-04>

ubuntu22\_openlane\_1st\_setup\_2024\_01a.md

dockerの動作確認を行う。  
sudo docker run hello-world

## ローカル計算機でdockerをユーザ権限により動作させる設定

グループ docker にユーザを登録してユーザ権限で実行できるように設定する。なお、hello-world 実行時に設定が反映されない場合は再起動する。

```
sudo groupadd docker
sudo usermod -aG docker $USER
docker run hello-world
```

参照：<https://www.digitalocean.com/community/tutorials/how-to-install-and-use-docker-on-ubuntu-20-04>

## Docker導入のトラブルシューティング

パッケージ元の追加を実行すると、apt 実行時に「複数回設定されています」など表示されインストールなどできない状態となる。

これは、/etc/apt/sources.list.d/ 下のパッケージ記述が重複しているため。grep /etc/apt/sources.list.d/\* docker など実行した際に複数表示される場合は、当該の \*.list からdocker記載を「#」でコメントアウトすることで回避できる。

## Docker導入のトラブルシューティング 2

日本語翻訳のDockerバージョン19など古いインストール方法では、GPGの公開鍵が無効である不具合が生じることがある。この場合、下記の手順によりdockerエンジン、レポジトリの削除により回避する。

```
sudo apt-get remove docker docker-engine docker.io containerd runc
sudo apt remove docker-ce
sudo apt autoremove

sudo rm /etc/apt/sources.list.d/archive_uri=https_download_docker_com_linux_ubuntu-jammy.list
sudo rm /etc/apt/sources.list.d/archive_uri=https_download_docker_com_linux_ubuntu-jammy.list.save
```

## OpenLane 本体 (dockerコンテナ)

サイズが大きいため、gitではdepthにて最新のコミットを取得する様に指定する。

```
git clone --depth 1 https://github.com/The-OpenROAD-Project/OpenLane.git
cd OpenLane
make
```

動作テスト。designs/spm/runs/openlane\_test\_results 下にテスト回路がビルドされる。

```
make test
```

## VMのDISPLAY設定変更

OpenLaneのコンテナ起動スクリプトmake mountでは、hostネットワークが利用される。このとき、XwindowのGUIを接続することができない場合がある。

(恐らくWindows上のVMwareの場合、Microsoft Defenderにてブロックされている)

このため、Makefile の34行DOCKER\_OPTIONSにて、--network hostを--network bridgeに変更する。

```
DOCKER_OPTIONS += -e DISPLAY=${DISPLAY} -v /tmp/.X11-unix:/tmp/.X11-unix -v $(HOME)/.Xauthority:/root/.Xauthority --network bridge --security-opt seccomp=unconfined
```

最後に、make test にて合成した回路を表示させ、正しく表示されることを確認する。

```
make mount
klayout -e -nn $PDK_ROOT/sky130A/libs.tech/klayout/tech/sky130A.lyt #
-l $PDK_ROOT/sky130A/libs.tech/klayout/tech/sky130A.lyp #
./designs/spm/runs/openlane_test_results/final/gds/spm.gds
```

Caravel\_trial\_1st\_mpw-9g\_2024\_03.md

## Chipignite チップ作製に向けた、Caravel の試用 (mpw-9g)

(2024/03版) efabless 社 chipignite サービスを利用したチップ作製を目指す。

チップ作製データの生成では、あらかじめ用意されたクロック・リセット生成やIOパッド・制御回路を統合した Caravel ハーネスを利用することでデジタル回路の設計のみ注力できる手法を用いる。

Caravel ハーネスは efabless 社から提供されるが、chipignite 用のものはefablessへの登録が必要となる。チップ作製前に手順の確認や手法に慣れるため、オープンソースの OpenMPW プロジェクト用の Caravel を試用する。

Caravelのサンプルプロジェクトではlitexを元とした回路が初期設定されているが、2024/03現在、ゲートレベルシミュレーションが動作しない不具合がある。

※参考資料

efabless社: <https://efabless.com>

ユーザ向け公開Caravelハーネス: [https://github.com/efabless/caravel\\_user\\_project](https://github.com/efabless/caravel_user_project)

日本有志による分かり易い情報: <https://vlsi.jp/OpenMPW.html>

### 動作環境

動作環境 : Windows11 22H2, VMWare workstation pro 17.0.2, Ubuntu 22.04.4 LTS

シミュレーションでは大きくメモリを要する点に注意。(サンプルで 10GB~程度)

### Caravel と Caravel 向け OpenLane・PDK のセットアップ

#### 必要パッケージの導入

```
sudo apt-get update
sudo apt-get upgrade
sudo apt-get install build-essential python3 python3-venv python3-pip
sudo apt-get install make git
python3 -m pip install pyyaml click
```

#### Docker-ce, community edition の導入

docker は 無償の商用利用可能な CLI を用いる。(docker desktopは有償)

下記は公式の手順を掲載している。

公式: <https://docs.docker.com/engine/install/ubuntu/>

まず、必要なパッケージと公開鍵を設定する。

```
sudo apt-get update
sudo apt-get install ca-certificates curl
sudo install -m 0755 -d /etc/apt/keyrings
sudo curl -fsSL https://download.docker.com/linux/ubuntu/gpg -o /etc/apt/keyrings/docker.asc
sudo chmod a+r /etc/apt/keyrings/docker.asc
```

安定版のリポジトリを設定し、docker をインストールする。

```
echo "deb [arch=$(dpkg --print-architecture) signed-by=/etc/apt/keyrings/docker.asc] https://download.docker.com/linux/ubuntu $(. /etc/os-release && echo "$VERSION_CODENAME") stable" | sudo tee /etc/apt/sources.list.d/docker.list > /dev/null
sudo apt-get install docker-ce
```

docker の動作確認を行う。

```
sudo docker run hello-world
```

#### ローカル計算機でdockerをユーザ権限により動作させる設定

グループ docker にユーザを登録してユーザ権限で実行できるように設定する。

```
sudo groupadd docker
sudo usermod -sG docker ${USER}
```

再起動 (ログアウト不可) して設定を反映させ、ユーザ権限での動作を確認する。

再起動（ログアウトでも可）して設定を反映させ、ユーザ権限での動作を確認する。

```
docker run hello-world
```

参照：<https://www.digitalocean.com/community/tutorials/how-to-install-and-use-docker-on-ubuntu-20-04>

## Caravel インストールフォルダの構成

本手順では、下記ディレクトリ構成にてインストールを行う。

```
$HOME/
|-- Caravel_mpw-9g/
    |-- caravel_mpw-9g/
    |-- dependencies/
        |-- openlane_src/
        |-- pdks/
    |-- mpw-9g_precheck/
    |-- setenv.sh
```

Caravel (mpw-9g) ディレクトリを作成する。

```
mkdir Caravel_mpw-9g
cd Caravel_mpw-9g
```

## Caravel ハーネスのパッケージ導入とセットアップ

git レポジトリから mpw-9g タグのものをクローンする。

```
git clone -b mpw-9g https://github.com/efabless/caravel_user_project.git caravel_mpw-9g
```

EDAの環境変数設定のファイルを作成する。（setenv.shというファイル名とする）

```
export OPENLANE_ROOT=$HOME/Caravel_mpw-9g/dependencies/openlane_src
export PDK_ROOT=$HOME/Caravel_mpw-9g/dependencies/pdks
export PDK=sky130A
export CARAVEL_ROOTT=$HOME/Caravel_mpw-9f/caravel_mpw-9g/caravel
```

<details><summary>コマンドラインからファイルを生成する方法</summary>

```
touch setenv.sh
echo "export OPENLANE_ROOT=$HOME/Caravel_mpw-9g/dependencies/openlane_src" | tee -a setenv.sh
echo "export PDK_ROOT=$HOME/Caravel_mpw-9g/dependencies/pdks" | tee -a setenv.sh
echo "export PDK=sky130A" | tee -a setenv.sh
echo "export CARAVEL_ROOTT=$HOME/Caravel_mpw-9f/caravel_mpw-9g/caravel" | tee -a setenv.sh
```

</details>

<br> 次に、環境変数の設定、dependencies ディレクトリを作成する。

```
source setenv.sh
mkdir dependencies
cd caravel_mpw-9g
```

mpw\_precheck のインストールフォルダを変更するため Makefile の PRECHECK 行を修正する。

```
# PRECHECK_ROOT?=${HOME}/mpw_precheck
PRECHECK_ROOT?=${HOME}/Caravel_mpw-9g/mpw-9g_precheck
```

セットアップ実行する。

```
make setup
```

## Caravel環境によるビルド

レポジトリに登録されているサンプル回路をビルドし、ユーザ回路と Caravel を含めた一連のビルド手順を確認する。なお、ユーザ回路/Caravelを含んだ回路のビルドに1~2時間程度要する。

まず、サンプル回路ではGPIOの電源投入時の設定の記述(verilog/rtl/user\_define.v)の修正を行う。本手順では、全てのピンについて初期値のGPIO\_MODE\_INVALIDをGPIO\_MODE\_MGMT\_STD\_OUTPUTに修正する。

```
'define USER_CONFIG_GPIO_5_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_6_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_7_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_8_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_9_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_10_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_11_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_12_INIT `GPIO_MODE_MGMT_STD_OUTPUT
'define USER_CONFIG_GPIO_13_INIT `GPIO_MODE_MGMT_STD_OUTPUT

// Configurations of GPIO 14 to 24 are used on caravel but not caravan.
```



Caravel\_trial\_1st\_mpw-9g\_2024\_03.md

閉じる

レポジトリに登録されているサンプル回路をビルドし、ユーザ回路と Caravel を含めた一連のビルド手順を確認する。なお、ユーザ回路/Caravelを含んだ回路のビルドに1~2時間程度要する。

まず、サンプル回路では GPIO の電源投入時の設定の記述 (verilog/rtl/user\_define.v) の修正を行う。本手順では、全てのピンについて初期値のGPIO\_MODE\_INVALID を GPIO\_MODE\_MGMT\_STD\_OUTPUT に修正する。

```
`define USER_CONFIG_GPIO_5_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_6_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_7_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_8_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_9_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_10_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_11_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_12_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_13_INIT `GPIO_MODE_MGMT_STD_OUTPUT

// Configurations of GPIO 14 to 24 are used on caravel but not caravan.
`define USER_CONFIG_GPIO_14_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_15_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_16_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_17_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_18_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_19_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_20_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_21_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_22_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_23_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_24_INIT `GPIO_MODE_MGMT_STD_OUTPUT

`define USER_CONFIG_GPIO_25_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_26_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_27_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_28_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_29_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_30_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_31_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_32_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_33_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_34_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_35_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_36_INIT `GPIO_MODE_MGMT_STD_OUTPUT
`define USER_CONFIG_GPIO_37_INIT `GPIO_MODE_MGMT_STD_OUTPUT
```

書き換え後、Caravel\_mpw-9g/caravel\_mpw-9g ディレクトリに移動し、ビルドを実行する。

```
make user_proj_example
make user_project_wrapper
```

エラーなど表示されずビルドが成功すると、gdsフォルダ下に user\_project\_wrapper.gds ファイルが生成される。

## デザインのローカルチェック

デザインチェックではチップ製造の工程との整合性が確認される。例えば、デザインの README.md の内容が更新についてもチェックされる。ローカルチェックに適合するよう、README.md を下記の内容に書き換える。なお、元の文章を残した場合や README.bak などとしてオリジナルのファイルを残した場合、チェックでエラーが報告されるため注意。

```
This project is minimally modified to mpw-8c caravel template.
The function is 32-bit counter. All of 38-bit IOs are set to OUTPUT.
```

デザインチェックの環境セットアップ~実行を行う。run-precheck は1時間弱程度かかる。

```
make precheck
make run-precheck
```

デザインチェックでエラーが報告されないことを確認する。以上の手順によりサンプルユーザデザインのビルド~Caravelを含めたデザインのビルド~出力チェックまでできることを確認できる。

## Caravelのファイル構造

- ・ gds/ : GDSIIファイルが生成される
- ・ openlane/ : OpenLANEの設定ファイル
- ・ verilog/dv/ : シミュレーションとテストベンチ用ファイル
- ・ verilog/rtl/ : ユーザデザインのverilogファイル

全ディレクトリの説明は下記を参照 : <https://caravel-harness.readthedocs.io/en/latest/getting-started.html#required-directory-structure>

## Docker導入のトラブルシューティング

パッケージ元の追加を実行すると、apt 実行時に「複数回設定されています」など表示されインストールなどできない状態となる。

これは、/etc/apt/sources.list.d/ 下のパッケージ記述が重複していることが原因と考えられる。grep /etc/apt/sources.list.d/\* docker と確認した際に複数の行が表示される場合はパッケージ記述が重複しており、該当する \*.list から docker 記述を「#」でコメントアウトすることで回避できる。

Caravel\_trial\_2nd\_mpw-9g\_2023\_12.md

# Chipignite チップ作製に向けた、Caravel を用いた回路のシミュレーション (mpw-9g)

(2023/12版) efabless 社 chipignite サービスを利用したチップ作製を目指す。

チップ作製データの生成では、あらかじめ用意されたクロック・リセット生成やIOパッド・制御回路を統合した Caravel ハーネスを利用することでデジタル回路の設計のみ注力できる手法を用いる。

本ドキュメントでは、「Caravel 試用 1st (mpw-9g)」のセットアップ後に、Caravel を用いたシミュレーションの手順を示す。

※参考資料

efabless社: <https://efabless.com>

ユーザ向け公開Caravelハーネス: [https://github.com/efabless/caravel\\_user\\_project](https://github.com/efabless/caravel_user_project)

日本有志による分かり易い情報: <https://vlsi.jp/OpenMPW.html>

## 動作環境

動作環境 : Windows11 22H2, VMWare workstation pro 17.0.2, Ubuntu 22.04.3 LTS

シミュレーションでは大きくメモリを要する点に注意。(サンプルで 10GB~程度)

## Caravel フォルダの構成

```
$HOME/
|-- Caravel_mpw-9g/
    |-- caravel_mpw-9g/
        |-- dependencies/
            |-- openlane_src/
            |-- pdks/
            |-- mpw-9g_precheck/
            |-- setenv.sh
```

## Caravel 環境の設定

環境変数を設定する。

```
cd Caravel_mpw-9g/caravel_mpw-9g
source ../setenv.sh
```

## シミュレーション環境の設定

シミュレーション用dockerコンテナ, 波形表示ソフトウェアを導入する。

```
make sinenv
sudo apt-get install gtkwave
```

## Caravel (mpw-9g) シミュレーション種類について

Caravel のサンプル回路では、GPIO・wishboneバス・logic analyzer それぞれを対象とし、rtl・ゲートレベル・遅延情報付きゲートレベルの方式でシミュレーションできる。

シミュレーション対象・方式の選択は、make オプションにて verify-(シミュレーション対象)-(方式) として指定する。

## GPIOのRTLシミュレーション

ユーザ回路(カウンタ)の値がユーザ用IOに反映されるか確認を行う。

```
make verify-io_ports-rtl
```

下記のように、IOにカウンタ値が反映されている様子をシミュレーションにて確認できる。

```
vvp io_ports.vvp
Reading io_ports.hex
io_ports.hex loaded into memory
Memory 5 bytes = 0x8f 0x00 0x00 0x0b 0x13
FST info: dumpfile io_ports.vcd opened for output.
```

検索

Caravel\_trial\_2nd\_mpw-9g\_2023\_12.md

cd /usr/local/caravel\_mpw-9g/caravel\_mpw-9g  
source ./setenv.sh

## シミュレーション環境の設定

シミュレーション用dockerコンテナ, 波形表示ソフトウェアを導入する.

```
make simenv  
sudo apt-get install gtkwave
```

## Caravel (mpw-9g) シミュレーション種類について

Caravel のサンプル回路では, GPIO・wishboneバス・logic analyzer それぞれを対象とし, rtl・ゲートレベル・遅延情報付きゲートレベルの方式でシミュレーションできる.

シミュレーション対象・方式の選択は, make オプションにて verify-(シミュレーション対象)-(方式) として指定する.

## GPIOのRTLシミュレーション

ユーザ回路 (カウンタ) の値がユーザ用IOに反映されるか確認を行う.

```
make verify_io_ports-rtl
```

下記のように, IOにカウンタ値が反映されている様子をシミュレーションにて確認できる.

```
vvp io_ports.vvp  
Reading io_ports.hex  
io_ports.hex loaded into memory  
Memory 8 bytes = 0x6f 0x00 0x00 0x0b 0x13  
FST info: dumpfile io_ports.vcd opened for output.  
MPRJ-IO state = zzzz1zzz  
MPRJ-IO state = zzzz1zz0  
MPRJ-IO state = zzzz1z00  
MPRJ-IO state = 01001111  
MPRJ-IO state = 01010000  
MPRJ-IO state = 01010001  
MPRJ-IO state = 01010010  
MPRJ-IO state = 01010011  
...  
MPRJ-IO state = 11111011  
MPRJ-IO state = 11111100  
MPRJ-IO state = 11111101  
MPRJ-IO state = 11111110  
MPRJ-IO state = 11111111  
Monitor: Test 1 Mega-Project IO (RTL) Passed  
io_ports_tb.v:182: $finish called at 360462500 (1ps)  
mv io_ports.vcd RTL-io_ports.vcd  
rm io_ports.vvp
```

動作波形は, verilog/dv/io\_ports/RTL-io\_ports.vcd に保存される.

gtkwaveにより動作波形を確認すると, およそ 350us 後にmprj\_ioへカウンタの値が反映されている様子が確認できる.

```
gtkwave verilog/dv/io_ports/RTL-io_ports.vcd
```

画面のSST中のio\_ports\_tbを選択し, Type/Signals に表示される信号 clock, mprj\_io など選択してAppendボタンを押し, 表示するSignalsへ登録する.

Caravelでは制御用RISC-VコアによりIOなど設定がなされるが, IO設定まで350us程度要すると見られる.

## その他のシミュレーションについて

ゲートレベルシミュレーションは2023/12現在のmpw-9gでは実行できない. 参考として, シミュレーションを行う手順を下記に示すが, Caravelのハネネス種類を変更することから非推奨. (また, mpw-9cではシミュレーション実行が可能であった経緯から, 修正・更新により今後解消されると推測される)

- Makefile中のCARAVEL\_LTE?=1を0に設定し, make setup からやり直す (caravelや関連ツールの入れ直し)
- make user\_project\_warpper 実行によりGDBファイルが生成されることを確認
- make precheck によりチェックを確認
- make verify\_io\_ports-rtl により動作確認

(以上でcaravelを入れ替えても同様にビルドできることを確認. 以下, ゲートレベルシミュレーションの手順)

- 環境変数 CARAVEL\_ROOT を設定. export CARAVEL\_ROOT=\$HOME/Caravel\_mpw-9f/caravel\_mpw-9f/caravel
- シミュレーション用ファイルの生成 caravel/script/gen\_gpio\_defaults.py
- verilog/g1 以下に caravel\_core.v や gpio\_defaults\_block\_\*\*\*\*.v が生成されていることを確認
- verilog/includes/includes.g1.caravel\_user\_project を編集
  - v \$(USER\_PROJECT\_VERILOG)/g1/caravel\_core.v
  - のほか, gpio\_defaults\_block\_\*\*\*\*.v を追加
  - (例)
  - v \$(USER\_PROJECT\_VERILOG)/g1/gpio\_defaults\_block\_0403.v
  - v \$(USER\_PROJECT\_VERILOG)/g1/gpio\_defaults\_block\_0801.v
  - v \$(USER\_PROJECT\_VERILOG)/g1/gpio\_defaults\_block\_1803.v
  - v \$(USER\_PROJECT\_VERILOG)/g1/gpio\_defaults\_block\_1809.v
- make verify\_io\_ports-g1 を実行

Caravel\_trial\_3rd\_mpw-9g\_2023\_12.md

## Chipignite チップ作製に向けた、Caravel のサンプル回路へ自作回路の付加 その1 (mpw-9g)

(2023/12版) efabless 社 chipignite サービスを利用したチップ作製を目指す。

チップ作製データの生成では、あらかじめ用意されたクロック・リセット生成やIOパッド・制御回路を統合した Caravel ハーネスを利用することでデジタル回路の設計のみ注力できる手法を用いる。

本ドキュメントでは、「Caravel 試用 1st (mpw-9g)」のセットアップ後に、Caravel のサンプル回路に自作回路を追加する。

※参考資料

efabless社: <https://efabless.com>

ユーザ向け公開Caravelハーネス: [https://github.com/efabless/caravel\\_user\\_project](https://github.com/efabless/caravel_user_project)

ユーザ向け公開のチップテストボード: [https://github.com/efabless/caravel\\_board](https://github.com/efabless/caravel_board)

日本有志による分かり易い情報: <https://vlsi.jp/OpenMPW.html>

### 動作環境

動作環境 : Windows11 22H2, VMWare workstation pro 17.0.2, Ubuntu 22.04.3 LTS

シミュレーションでは大きくメモリを要する点に注意。(サンプルで 10GB~程度)

### Caravel フォルダの構成

```
$HOME/
|-- Caravel_mpw-9g/
    |-- caravel_mpw-9g/
    |-- dependencies/
    |-- openlane_src/
    |-- pdks/
    |-- mpw-9g_precheck/
    |-- setenv.sh
```

### Caravel 環境の設定

環境変数を設定する。

```
cd Caravel_mpw-9g/caravel_mpw-9g
source ../setenv.sh
```

### 追加する回路について

Caravelのサンプル回路は 16-bit カウンタであり、GPIOへの出力やWishboneバス・内部ロジックアナライザに接続された構成となっている。サンプル回路に一般的なテーブル型のAES SBOX回路を接続し、カウンタの下位8-bitがSBOXに入力される回路を構成する。

本ドキュメントの回路では、2023年12月時点のefabless社chipigniteでのチップ製造時にサービスされる動作確認用ボードに合わせてGPIOのピンを割り当てている。具体的には、GPIOの1~4ビットがボードからのチップ制御、5,6ビットがUARTに割り当てられており、回路では8~15ビットにカウンタ値、16~23ビットにSBOX出力を割り当てた。

### サンプルプロジェクトの修正

verilog/rtl 下のソースコード, verilog/dv/io\_ports 下のシミュレーションファイル, openlane/user\_proj\_example 下のビルド設定の3か所を下記のとおり修正する。

- verilog/rtl 下のソースコード: AES\_SBOX\_ENC.vを追加し, user\_proj\_example.v, user\_project\_wrapper.v, user\_defines.vを修正する。修正部分が多いため、ドキュメントに付随したコードを参照。
- verilog/dv/io\_ports/ 下のシミュレーションファイル: テストベクタ io\_ports\_tv.b とRISC-V用コード io\_ports.cを修正する。また、verilog/includes 下の includes.rtl.caravel\_user\_project に追加ファイルについて記載する。修正部分はドキュメントに付随したコードを参照。
- openlane/user\_proj\_example/ 下のビルド設定 config.json に、追加ファイルについて記載する。

```
"VERILOG_FILES": [
  "dir::../verilog/rtl/defines.v",
  "dir::../verilog/rtl/user_proj_example.v",
  "dir::../verilog/rtl/aes_sbox_enc.v"
```





ubuntu22\_xls\_1st\_setup\_2024\_02.md

# Google XLS 高位合成ツール セットアップガイド (2024年2月版)

(2024/02版) Google 社 XLS 高位合成ツールを用いてCコードからHDL生成を目指す。

## 動作環境

動作環境 : Windows11 22H2, VMWare workstation pro 17.0.2, Ubuntu 22.04.3 LTS

## MiniForge の導入

```
curl -L -O "https://github.com/conda-forge/miniforge/releases/latest/download/Miniforge3-(uname)-$(uname -m).sh"
bash Miniforge3-(uname)-$(uname -m).sh -p conda-env/ -b
```

## XLS の導入 (1)

XLS のインストール.

```
source conda-env/bin/activate
conda install --yes -c litex-hub xls
```

インストールの確認.

```
interpreter_main --version
ir_converter_main --version
opt_main --version
codegen_main --version
```

## Bazel の導入

```
sudo apt install apt-transport-https curl gnupg
curl -fsSL https://bazel.build/bazel-release.pub.gpg | gpg --dearmor > bazel-archive-keyring.gpg
sudo mv bazel-archive-keyring.gpg /usr/share/keyrings
echo 'deb [arch=amd64 signed-by=/usr/share/keyrings/bazel-archive-keyring.gpg] https://storage.googleapis.com/bazel-apt stable jdk1.8*' | sudo tee /etc/apt/sources.list.d/bazel.list
sudo apt update
sudo apt install bazel
sudo apt install bazel-6.4.0
```

## XLS の導入 (2)

XLS の本体をビルドする。ビルドは時間がかかるが複数スレッド実行が有効であり、仮想環境のコア数を8程度に増やすこと推奨。

```
sudo apt-get install python3-distutils python3-dev libtinfo5 python-is-python3
git clone https://github.com/google/xls.git
cd xls
bazel test -c opt -- //xls/...
```

## C++コードの高位合成テスト

下記のコード (test01.ccとする) を準備する。

```
#pragma hls_top
int add(int a, int b) { return a + b; }
```

XLSによる中間コードの生成

```
(xlsフォルダ)/bazel-bin/xls/contrib/xlsc/xlsc test01.cc > test01.ir
(xlsフォルダ)/bazel-bin/xls/tools/opt_main test01.ir > test01.opt.ir
```

Verilog HDL コードの生成

```
./bazel-bin/xls/tools/codegen_main test01.opt.ir --generator=combinational --delay_models="unit" --output_verilog_path=test01.v --module_name=xls_test --top=add
```